高阻抗共模电感 (L1) 降低了辐射-健阳达电子
更进一步观察T2，电感位于热线和中线组合路径，差动电感不再用于降低共模电流。许多设计人员都使用L1漏电感进行差动滤波。由于有了电感连接（如图1所示），在电感中就没有了净DC电流，这就是说可以使用一个高磁导率无隙磁芯。图2显示了典型共模电感磁芯材料与频率之间关系的相关磁导率。就磁导率而言有真实部分 (real part) 也有复极部分 (complex part)。当复极部分与材料损耗相关时真实部分就与电感相关。由于该图表述为串联组件，因此总体阻抗为二者的矢量和。这是极具价值的，因为即使电感的真实部分在 300 kHz频率时作用开始衰减并且在高于1-2 MHz时无法使用，阻抗取决于1 MHz以上时材料的损耗情况并继续实现10 MHz的高效率。
共模电感在计算机中的应用-健阳达电子
主板Layout(布线)设计对优秀的主板布线设计而言，时钟走线大多会采用屏蔽措施或者靠近地线以降低EMI。对多层PCB设计，在相邻的PCB走线层会采用开环原则，导线从一层到另一层，在设计上就会避免导线形成环状。如果走线构成闭环，就起到了天线的作用，会增强EMI辐射强度。信号线的不等长同样会造成两条线路阻抗不平衡而形成共模干扰，因此，在板卡设计中都会将信号线以蛇形线方式处理使其阻抗尽可能的一致，减弱共模干扰。同时，蛇形线在布线时也会减小弯曲的摆幅，以减小环形区域的面积，从而降低辐射强度。在高速PCB设计中，走线的长度一般都不会是时钟信号波长1/4的整数倍，否则会产生谐振，产生严重的EMI辐射。
